退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:使用时间逻辑自动验证时序电路
M Browne; E. M. Clarke; D Dill; B Mishra; M. Browne; E. Clarke; D. Dill; B. Mishra;
机译:基于时序逻辑的顺序VLSI电路分层测试生成
机译:使用时钟差分共源共栅绝热逻辑(CDCAL)的低功耗组合和顺序逻辑电路
机译:健壮的触发器电路,可防止组合和顺序逻辑电路出现软错误
机译:使用时间逻辑和二进制决策图自动和半自动验证开关级电路
机译:基于等效验证的异步睡眠会议逻辑电路的正式验证方法
机译:利用时钟脉冲发生器合成遗传时序逻辑电路
机译:使用时序逻辑自动验证时序电路
机译:基于ROm的顺序电路(传统逻辑设计的另一种方法)。
机译:用于验证双通道故障安全微机顺序逻辑系统(特别是铁路安全设备)的按序启动的电路装置
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。